PY32F072RBT6

2.9. DMA 直接存儲器存取(DMA)用來提供在外設(shè)和存儲器之間或者存儲器和存儲器之間的高速。 DMA 控制器有 7 條 DMA 通道，每條通道負(fù)責(zé)管理來自 1 個或者多個外設(shè)對存儲器訪問的請求。DMA 控制 器包括處理 DMA 請求的仲裁器，用于處理各個 DMA 請求的優(yōu)先級。 DMA 支持循環(huán)的緩沖器管理，了當(dāng)控制器到達(dá)緩沖器末端時需要干預(yù)用戶代碼。 每個通道都直接連接專用的硬件 DMA 請求，且都同樣支持軟件觸發(fā)。這些功能通過軟件來配置。 DMA 可用于主要外設(shè)：TIMERs，SPI, I2C, USART，ADC，DAC，CAN，USB GPIO DIV 2.10. 中斷 PY32F072 通過 Cortex-M0+處理器內(nèi)嵌的矢量中斷控制器(NVIC)和一個擴(kuò)展中斷/事件控制器(EXTI)來處理 異常。 2.10.1. 中斷控制器 NVIC NVIC 是 Cortex-M0+處理器內(nèi)部緊耦合 IP。NVIC 可以處理來自處理器外部的 NMI（不可屏蔽中斷）和可 屏蔽外部中斷，以及 Cortex-M0+內(nèi)部異常。NVIC 提供了靈活的優(yōu)先級管理。 處理器核心與 NVIC 的緊密耦合大大減少了中斷事件和相應(yīng)中斷服務(wù)例程(ISR)啟動之間的延遲。ISR 向量 列在一個向量表中，存儲在 NVIC 的一個基地地址。要執(zhí)行的 ISR 的向量地址是由向量表基址和用作偏移量的 ISR 序號組成的。 如果高優(yōu)先級的中斷事件發(fā)生，而低優(yōu)先級的中斷事件剛好在等待響應(yīng)，稍后到達(dá)的高優(yōu)先級的中斷事件 將首先被響應(yīng)。另一種優(yōu)化稱為尾鏈（tail-chaining）。當(dāng)從一個高優(yōu)先級的 ISR 返回時，然后啟動一個掛起的 低優(yōu)先級的 ISR，將跳過不必要的處理器上下文的壓棧和彈棧。這減少了延遲，提高了電源效率。 NVIC 特性： ? 低延時中斷處理 ? 4 級中斷優(yōu)先級 ? 支持 1 個 NMI 中斷 ? 支持 32 個可屏蔽外部中斷 ? 支持 10 個 Cortex-M0+異常 ? 高優(yōu)先級中斷可打斷低優(yōu)先級中斷響應(yīng) ? 支持尾鏈(tail-chaining)優(yōu)化 ? 硬件中斷向量檢索